Il transistore MOSFET

Dal condensatore al transistore

Nel condensatore MOS una tensione di gate sopra la soglia crea sotto l’ossido uno strato di elettroni. Se ai due lati del gate si mettono due zone $n^+$, lo strato le collega, e tra le due può passare una corrente che il gate accende e spegne. È il transistore a effetto di campo metallo-ossido-semiconduttore, MOSFET, costruito da Mohamed Atalla e Dawon Kahng ai Bell Labs nel 1959.

Per qualche anno sembrò una curiosità: era più lento dei transistori bipolari del tempo, e le sue soglie cambiavano nel tempo. Ma è più semplice da fabbricare, occupa meno spazio e il suo gate non assorbe corrente. Nel 1963 Frank Wanlass e Chih-Tang Sah, alla Fairchild, mostrarono che un transistore a canale $n$ e uno a canale $p$ collegati insieme consumano potenza quasi solo mentre commutano: è la tecnologia CMOS, su cui si reggono oggi quasi tutti i circuiti digitali. Il MOSFET è il dispositivo fabbricato in più esemplari nella storia dell’umanità.

Un MOSFET è fatto di un substrato di silicio $p$, il body, con due zone $n^+$ affiorate in superficie, il source e il drain, e tra le due una struttura MOS con il suo gate. La distanza tra le zone $n^+$ è la lunghezza di canale $L$, la loro estensione nella direzione perpendicolare è la larghezza $W$. Source e drain sono di solito identici: si chiama source quello a potenziale più basso, da cui partono gli elettroni, e drain l’altro. I terminali sono quattro. Finché non si dice altro, il body è collegato al source.

Acceso e spento

Con $V_{GS}$ sotto la soglia non c’è canale. Tra source e drain ci sono due giunzioni $pn$ affiancate con i versi opposti, source-body e body-drain: con il drain positivo la seconda è in inversa, e passa al più la sua piccola corrente inversa. Il transistore è interdetto, e si prende $I_D \approx 0$.

Con $V_{GS}$ sopra la soglia, sotto l’ossido c’è uno strato di elettroni che unisce le due zone $n^+$. Con il drain positivo gli elettroni vanno dal source al drain, e la corrente convenzionale $I_D$ entra nel drain ed esce dal source. Il canale è separato dal body dalla zona svuotata e dal gate dall’ossido: la corrente non ha altre strade, e quella che esce dal source è uguale a quella che entra nel drain. Il gate, idealmente, non porta corrente.

Nel condensatore MOS isolato lo strato di inversione si forma in secondi, perché gli elettroni vengono dalla generazione termica. Nel MOSFET vengono dal source, e il canale si forma in tempi dell’ordine dei picosecondi.

La corrente nella zona ohmica

Si prende l’asse $y$ lungo il canale, dal source ($y = 0$) al drain ($y = L$), e si chiama $V(y)$ la tensione del canale in $y$ rispetto al source: $V(0) = 0$ e $V(L) = V_{DS}$.

La prima ipotesi si chiama approssimazione di canale graduale: la tensione cambia lungo il canale molto più lentamente che attraverso l’ossido, e ogni tratto di canale si comporta come un condensatore MOS. Nel condensatore MOS la carica di inversione è fatta di elettroni in equilibrio con il body; qui sono in equilibrio con il canale, che sta alla tensione $V(y)$, e la stessa soglia vale solo in prima approssimazione: la correzione, l’effetto body, è più avanti.

La mobilità nel canale è più bassa di quella nel silicio: gli elettroni urtano contro le irregolarità dell’interfaccia e sono schiacciati contro l’ossido dal campo del gate. Valori tipici sono circa $500$ cm²/(V·s) per gli elettroni e $180$ per le lacune, contro i $1400$ e i $470$ del silicio poco drogato; dipendono dal campo verticale e dalla qualità dell’interfaccia, e nei conti si prendono come parametri misurati.

Per $V_{DS}$ piccola il termine quadratico si trascura, e la corrente è proporzionale alla tensione: il transistore è un resistore di valore

$$R_{ch} = \frac{1}{\mu_nC_{ox}\,(W/L)\left(V_{GS} - V_{TH}\right)} ,$$

controllato dalla tensione del gate. Per questo la zona si chiama ohmica; alcuni testi la chiamano lineare, o di triodo. Per $V_{DS}$ più grande la curva si piega: la tensione del canale sale andando verso il drain, la tensione tra gate e canale scende, e con lei la carica. Il canale si assottiglia verso il drain e conduce meno.

Negli esempi di questo articolo il transistore di riferimento ha la struttura MOS dell’articolo precedente, con $C_{ox} = 345$ nF/cm² e $V_{TH} = 0{,}34$ V, un canale largo $10\ \mu$m e lungo $1\ \mu$m, e mobilità $500$ cm²/(V·s). Il prodotto $\mu_nC_{ox}W/L$ vale $1{,}73$ mA/V², e con $V_{GS} - V_{TH} = 1$ V la resistenza del canale è $580\ \Omega$.

Strozzamento e saturazione

La formula della zona ohmica, come funzione di $V_{DS}$, ha il massimo in $V_{DS} = V_{GS} - V_{TH}$. Lì la carica del canale all’estremo del drain è zero: il canale è strozzato (in inglese pinch-off), e la tensione si chiama tensione di saturazione, $V_{DS,sat} = V_{GS} - V_{TH}$. Oltre, la formula darebbe una corrente che scende, e non vale più.

In saturazione la corrente non dipende dalla tensione del drain: il transistore si comporta come un generatore di corrente comandato dalla tensione tra gate e source. La dipendenza è quadratica per due motivi insieme: aumentando $V_{GS}$ cresce la carica nel canale, e cresce anche la tensione ai capi del canale, $V_{GS} - V_{TH}$. Il parametro $k$ si misura in A/V²; per il transistore di riferimento vale $0{,}86$ mA/V², e con $V_{GS} - V_{TH} = 1$ V la corrente di saturazione è $0{,}86$ mA.

Come si distribuisce la tensione lungo il canale strozzato?

A metà canale la tensione è solo il 29% di quella finale, e la carica è ancora il 71% di quella al source. Il campo $dV/dy = V_{ov}/2L\sqrt{1 - y/L}$ cresce verso il drain e diventa infinito in $y = L$, dove la carica si annulla: la corrente, costante, è portata da pochi elettroni sempre più veloci. Qui il modello smette di valere. Gli elettroni non superano una velocità di circa $10^7$ cm/s, il canale vicino al drain non ha spessore nullo ma si stacca dalla superficie, e il punto $P$ si sposta un poco verso il source. La formula della saturazione resta una buona descrizione per transistori lunghi; in quelli di pochi nanometri servono modelli più ricchi.

Le curve caratteristiche

Le condizioni delle tre zone si scrivono in modo compatto guardando i due estremi del canale. Al source il canale c’è se $V_{GS} > V_{TH}$; al drain c’è se $V_{GD} = V_{GS} - V_{DS} > V_{TH}$.

• Interdizione, $V_{GS} \le V_{TH}$: $I_D \approx 0$.
• Zona ohmica, $V_{GS} > V_{TH}$ e $V_{GD} > V_{TH}$, cioè $V_{DS} < V_{GS} - V_{TH}$: $I_D = 2k\left[(V_{GS} - V_{TH})V_{DS} - V_{DS}^2/2\right]$.
• Saturazione, $V_{GS} > V_{TH}$ e $V_{GD} \le V_{TH}$, cioè $V_{DS} \ge V_{GS} - V_{TH}$: $I_D = k(V_{GS} - V_{TH})^2$.

Il confine tra zona ohmica e saturazione, $V_{DS} = V_{GS} - V_{TH}$, nel piano $(V_{DS}, I_D)$ è la parabola $I_D = kV_{DS}^2$. Attenzione al nome: la saturazione di un MOSFET, dove la corrente non dipende dalla tensione di uscita, corrisponde alla zona attiva del bipolare, e non alla saturazione del bipolare, dove il transistore è un interruttore chiuso.

La modulazione della lunghezza di canale

Nelle curve misurate la corrente di saturazione cresce un poco con $V_{DS}$. Aumentando la tensione del drain si allarga la zona svuotata attorno al drain, e il punto di strozzamento arretra verso il source di un tratto $\Delta L$.

Il tratto $\Delta L$ cresce con $V_{DS} - V_{DS,sat}$ in un modo che dipende dalla forma delle zone drogate e del campo attorno al drain. Nei circuiti si usa la forma lineare

$$I_D = k\left(V_{GS} - V_{TH}\right)^2\left(1 + \lambda V_{DS}\right) ,$$

con $\lambda$ misurato. A parità di $\Delta L$ l’effetto è inversamente proporzionale a $L$: $\lambda$ va da qualche millesimo per volt nei transistori lunghi a qualche decimo nei più corti. La tensione $1/\lambda$ fa la parte della tensione di Early del transistore bipolare, e come quella peggiora gli amplificatori.

L’effetto body

In un circuito integrato i transistori a canale $n$ hanno lo stesso substrato, collegato alla tensione più bassa del circuito, e non tutti hanno il source a quella tensione. Con il source più alto del body, $V_{SB} > 0$, la soglia cambia.

La tensione del source rispetto al body allarga la zona svuotata sotto il canale: il gate deve scoprire più ioni prima di richiamare elettroni, e la soglia sale. Per il transistore di riferimento, con $\gamma = 0{,}53\ \text{V}^{1/2}$, la soglia cresce di $0{,}23$ V con $V_{SB} = 1$ V e di $0{,}55$ V con $V_{SB} = 3$ V. Il coefficiente $\gamma$ si chiama per questo coefficiente di effetto body.

La stessa cosa succede lungo il canale, dove la tensione $V(y)$ fa la parte di $V_{SB}$: la soglia cresce andando verso il drain, e il modello quadratico, che la tiene costante, sovrastima un poco la corrente. I modelli usati per progettare i circuiti integrati ne tengono conto. Quando l’effetto body disturba, si costruiscono i transistori in pozzi separati, ciascuno con il body collegato al proprio source, al prezzo di più area.

Sotto la soglia

La corrente non si annulla di colpo alla soglia. Sotto, lo strato di inversione è debole: gli elettroni sono pochi, il campo lungo il canale è piccolo, e la corrente è di diffusione, come nella base di un transistore bipolare. La densità degli elettroni alla superficie è proporzionale a $e^{\varphi_S/V_T}$, e il potenziale di superficie segue la tensione di gate attraverso il partitore capacitivo tra l’ossido e la zona svuotata: per la proposizione sulla capacità del condensatore MOS, $dV_{GS}/d\varphi_S = 1 + C_d/C_{ox}$, con $C_d = \varepsilon_{Si}/x_d$. Chiamando $n = 1 + C_d/C_{ox}$,

$$I_D \propto e^{V_{GS}/nV_T} ,$$

e la corrente cresce di un fattore dieci ogni $nV_T\ln 10$. Poiché $n \ge 1$, a temperatura ambiente servono almeno $60$ mV per una decade. Per il transistore di riferimento, con una zona svuotata di circa $90$ nm, $n = 1{,}33$ e servono $79$ mV.

Questa pendenza ha conseguenze enormi per i circuiti digitali. Un transistore spento, con $V_{GS} = 0$, porta una corrente più piccola di quella alla soglia di $V_{TH}/(nV_T\ln 10)$ decadi, circa quattro per il transistore di riferimento. Abbassare la soglia di $0{,}1$ V, per rendere i transistori più veloci con tensioni di alimentazione più basse, moltiplica per 18 le correnti di perdita. Con un miliardo di transistori, anche dieci picoampere ciascuno fanno dieci milliampere che scorrono sempre. Per questo, dai primi anni Duemila, le tensioni di alimentazione dei processori hanno smesso di scendere sotto il volt circa, e le soglie sotto qualche decimo di volt.

Il MOSFET a canale p e la tecnologia CMOS

Scambiando i drogaggi si ottiene il MOSFET a canale p: substrato di tipo $n$, source e drain $p^+$, e un canale di lacune richiamato da un gate negativo rispetto al source. La soglia è negativa; il source è la zona $p^+$ a potenziale più alto, da cui partono le lacune, e la corrente $I_D$ si prende positiva quando esce dal drain. Con le tensioni $V_{SG}$ e $V_{SD}$, positive quando il transistore conduce, le formule sono quelle del canale $n$:

• interdizione per $V_{SG} \le |V_{TH}|$;
• zona ohmica per $V_{SD} < V_{SG} - |V_{TH}|$, con $I_D = 2k_p\left[(V_{SG} - |V_{TH}|)V_{SD} - V_{SD}^2/2\right]$;
• saturazione per $V_{SD} \ge V_{SG} - |V_{TH}|$, con $I_D = k_p(V_{SG} - |V_{TH}|)^2$,

dove $k_p = \mu_pC_{ox}W/2L$. La soglia, con gli stessi passaggi del canale $n$ e i segni scambiati, è $V_{TH} = V_{FB} - 2\varphi_F - \gamma\sqrt{2\varphi_F}$, con $\varphi_F = V_T\ln(N_D/n_i)$. La mobilità delle lacune nel canale è circa un terzo di quella degli elettroni: a parità di dimensioni un transistore $p$ porta meno corrente, e nei circuiti si fa più largo.

Anche il gate va scelto. Su un substrato $n$ con $N_D = 10^{17}\ \text{cm}^{-3}$, un gate di polisilicio $n^+$ dà $V_{FB} = -0{,}15$ V e una soglia di $-1{,}46$ V, troppo negativa; un gate $p^+$ dà $V_{FB} = +0{,}97$ V e una soglia di $-0{,}34$ V, simmetrica a quella del transistore $n$ di riferimento. Per questo nei processi CMOS con gate di polisilicio, da quando i transistori sono scesi sotto il mezzo micrometro, il polisilicio è drogato $n^+$ sopra i transistori $n$ e $p^+$ sopra i transistori $p$.

Per avere i due tipi nello stesso chip, in un substrato $p$ si droga di tipo $n$ una zona profonda, il pozzo, che fa da body ai transistori $p$. Il pozzo si collega alla tensione più alta del circuito, $V_{DD}$, e il substrato a quella più bassa, così che le giunzioni tra pozzo e substrato e tra le zone drogate e il loro body siano sempre in inversa.

I limiti delle tensioni

Un MOSFET sopporta tensioni limitate, e più è piccolo più sono basse. Oltre alla potenza $V_{DS}I_D$, che scalda il dispositivo, ci sono tre limiti.

• La rottura dell’ossido. Il biossido di silicio si rompe con campi intorno a $10^7$ V/cm, e si consuma nel tempo già a campi più bassi. Un ossido di 10 nm non regge più di una decina di volt, e uno di 2 nm non più di un paio.
• La rottura delle giunzioni. Le giunzioni tra drain e body e tra source e body sono in inversa, e per tensioni troppo alte vanno in valanga.
• La perforazione. La zona svuotata del drain si allarga con $V_{DS}$ e si avvicina al source. Quando i campi delle due zone si toccano, la barriera che separa il source dal canale si abbassa, e la corrente passa anche con il transistore spento. L’effetto comincia come un abbassamento della soglia con $V_{DS}$ e finisce, quando le due zone svuotate si uniscono, con una corrente che il gate non controlla più. Nel silicio di riferimento, con $N_A = 10^{17}\ \text{cm}^{-3}$, la zona svuotata di un drain $n^+$ a $3{,}3$ V si estende per circa $240$ nm: un problema serio per canali di qualche centinaio di nanometri, che si affronta drogando di più il silicio vicino a source e drain.

Esercizi risolti e commentati

Esercizio 1. Il transistore di riferimento ha $V_{GS} = 1{,}5$ V. In che zona lavora con $V_{DS} = 0{,}5$ V e con $V_{DS} = 2$ V, e quale corrente porta? Trascurare la modulazione della lunghezza di canale, e poi tenerne conto con $\lambda = 0{,}05\ \text{V}^{-1}$ nel secondo caso.

Soluzione. La tensione in eccesso sulla soglia è $V_{GS} - V_{TH} = 1{,}16$ V. Con $V_{DS} = 0{,}5$ V il transistore è in zona ohmica, perché $0{,}5 < 1{,}16$, e

$$I_D = 2\cdot0{,}86\ \text{mA/V}^2\cdot\left(1{,}16\cdot0{,}5 - \frac{0{,}5^2}{2}\right) = 0{,}78\ \text{mA} .$$

Con $V_{DS} = 2$ V è in saturazione, e $I_D = 0{,}86\cdot1{,}16^2 = 1{,}16$ mA; con la modulazione della lunghezza di canale diventa $1{,}16\cdot(1 + 0{,}05\cdot2) = 1{,}28$ mA.

Commento. Quadruplicando $V_{DS}$ da $0{,}5$ a $2$ V la corrente cresce solo del 50%: gran parte della curva è già piegata verso la saturazione. Con $\lambda$ la corrente dipende ancora dalla tensione del drain, del 5% per volt.

Esercizio 2. Un MOSFET usato come interruttore collega due punti di un circuito quando il gate è a $3{,}3$ V, con source e body a zero e $V_{DS}$ piccola. Quanto vale la resistenza del transistore di riferimento, e quanto deve essere largo il canale, a parità di lunghezza, per scendere a $50\ \Omega$?

Soluzione. Con $V_{GS} - V_{TH} = 2{,}96$ V,

$$R_{ch} = \frac{1}{1{,}73\times10^{-3}\ \text{A/V}^2\cdot2{,}96\ \text{V}} = 196\ \Omega .$$

La resistenza è inversamente proporzionale a $W$: per $50\ \Omega$ serve $W = 10\ \mu\text{m}\cdot196/50 = 39\ \mu$m.

Commento. Un interruttore MOS non è un corto circuito, ma una resistenza che si abbassa con la tensione di gate e con la larghezza. L’interruttore lavora bene solo finché $V_{DS}$ resta piccola rispetto a $V_{GS} - V_{TH}$. Se la tensione da far passare è alta, il source sale, $V_{GS}$ scende e la resistenza cresce: il problema dei circuiti a pass-transistor, che si risolve affiancando un transistore $p$.

Esercizio 3. Il transistore di riferimento ha il body a massa, il source a $1$ V e il gate a $2{,}5$ V, in saturazione. Di quanto si riduce la corrente rispetto a un transistore con il source a massa e il gate a $1{,}5$ V?

Soluzione. In entrambi i casi $V_{GS} = 1{,}5$ V. Con $V_{SB} = 1$ V la soglia è

$$V_{TH} = 0{,}341 + 0{,}529\left(\sqrt{0{,}833 + 1} - \sqrt{0{,}833}\right) = 0{,}574\ \text{V} ,$$

e il rapporto tra le correnti è $\left[(1{,}5 - 0{,}574)/(1{,}5 - 0{,}341)\right]^2 = 0{,}64$: la corrente scende del 36%.

Commento. È la situazione dei transistori impilati uno sull’altro, come nelle porte logiche NAND: quello in alto ha il source sopra massa e conduce meno di quello in basso con la stessa $V_{GS}$.

Esercizio 4. Un transistore a canale $p$ ha lo stesso ossido del transistore di riferimento, $L = 1\ \mu$m e mobilità delle lacune nel canale $180$ cm²/(V·s). Quanto deve essere largo perché $k_p$ sia uguale al $k$ del transistore $n$ di riferimento?

Soluzione. A parità di ossido e di lunghezza, $k_p = k_n$ richiede $\mu_pW_p = \mu_nW_n$:

$$W_p = 10\ \mu\text{m}\cdot\frac{500}{180} = 28\ \mu\text{m} .$$

Commento. In una porta CMOS il transistore $p$ si fa di solito due o tre volte più largo di quello $n$, perché le due correnti, di carica e di scarica dell’uscita, siano simili. Il rapporto esatto dipende dai processi, e nei processi più recenti la mobilità delle lacune si alza deformando il reticolo del silicio con strati sotto sforzo.

Esercizio 5. Un processore ha $10^9$ transistori con soglia $0{,}34$ V e pendenza sotto la soglia di $79$ mV per decade, e perde in tutto $1$ mA con i transistori spenti. Quanto perderebbe con soglie di $0{,}24$ V? E di quante decadi cala la corrente tra $V_{GS} = V_{TH}$ e $V_{GS} = 0$?

Soluzione. Abbassare la soglia di $0{,}1$ V equivale ad alzare $V_{GS}$ di $0{,}1$ V rispetto alla soglia, e la corrente di un transistore spento cresce di $10^{0{,}1/0{,}079} = 18$ volte: la perdita totale sale a circa $18$ mA. Tra la soglia e $V_{GS} = 0$ ci sono $0{,}34/0{,}079 = 4{,}3$ decadi.

Commento. Con una pendenza ideale di 60 mV per decade le stesse soglie darebbero più di cinque decadi. La pendenza si avvicina a quella ideale quando il gate controlla il canale molto meglio del substrato, cioè quando $C_d/C_{ox}$ è piccolo: è uno dei motivi per cui i transistori recenti hanno il gate che avvolge il canale su tre lati, o su tutti e quattro.

Esercizio 6. Con un campo di rottura dell’ossido di $10^7$ V/cm, stimare le tensioni di gate massima e minima per il transistore di riferimento, con source, drain e body a zero.

Soluzione. L’ossido di 10 nm regge $V_{ox} = 10^7\ \text{V/cm}\cdot10^{-6}\ \text{cm} = 10$ V. Per tensioni negative, in accumulazione, il potenziale di superficie resta quasi nullo e $V_G - V_{FB} \approx V_{ox}$: la tensione minima è $V_{FB} - 10 = -11{,}0$ V. Per tensioni positive, sopra la soglia, $\varphi_S \approx 2\varphi_F$ e $V_G = V_{FB} + 2\varphi_F + V_{ox}$: la tensione massima è $-0{,}98 + 0{,}83 + 10 = 9{,}9$ V.

Commento. I due limiti non sono simmetrici rispetto a zero perché, anche con il gate a zero, nell’ossido c’è già una tensione, dovuta alla differenza delle funzioni lavoro. Sono limiti di rottura immediata: per far durare l’ossido anni, i costruttori indicano tensioni massime di lavoro molto più basse, e per un ossido di 10 nm alimentazioni di qualche volt.